之前在做SDK的串口输入输出时，遇到了很大的麻烦。解决了之后，我直接写成了库进行调用。
DMA代码部分参考了网上，并进行了一些改动，让使用起来更加容易。
继续阅读 →

IP Integrator这一块比较难配置，网上的教程比较乱，而且也少有针对AXIS Stream IP核专门配置的教程。所以我尝试着手把手的把配置过程在博客里展现出来。
我使用的开发板是ALinx AX7020，FPGA芯片zynq-xc7z020clg400-2。有些配置与我的板子是高度相关的，如果使用的是其他开发板请参照开发板提供商给的教程或参考资料配置。
继续阅读 →

首先简介一下HLS的整套开发流程。详细流程可参考[1][2]。
1、设计C/C++代码以及C/C++的TestBench
2、C Simulation，验证软件代码是否正确
3、C Synthesis，将C/C++化为Verilog/VHDL
4、C/RTL Co-Simulation，将C的TestBench与生成的RTL一起进行Simulation
5、Export RTL，导出IP核
HLS的使用本身不是一个难点，我猜Vivado HLS本身就是一个Eclipse搭起来的IDE，所以只要对Eclipse上手就行。难点在于代码移植。
继续阅读 →